进化的CPU架构 效率大幅提高

除了核心数量提升了2倍，A5 Cortex-A9 CPU架构也出现了变化。Cortex-A8采用的是双指令解码管线，程序指令采用的是In-Order执行(即顺序执行，只能按固定的优先级处理，处理 速度较慢)。如果以Intel CPU对比，差不多相当于其Pentium时代产品。而Cortex-A9虽然同样采用的是双指令解码，但是其指令执行顺序为Out-of- Order(乱序执行，可以多任务并行执行，最大限度发挥处理器的效能，处理速度快)，容许量方面相差25%。

Cortex-A9流程图

这个所带来的影响程序，可以通过Cortex-A9所占据的核心区域来了解。通过ARM公司在去年(2010年)的“CMP Conference”所进行的演示，在使用台积电 40nm工艺的双核心Cortex-A9的核心面积约在6.7平方毫米，其频率目标为2GHz，1.9W功耗，这里还包括了L1缓存和总线接口。

顺便介绍一下的是X86架构双指令Out-of-Order Bobcat核心基于40nm工艺时，单核心面积在5平方毫米以上，因此Cortex-A9双核要比双核的X86芯片面积小很多。

Cortex-A9新特性

因此可以估计如果采用三星45nm工艺的话，其面积会比台积电40nm要大。同时以1GHz频率为目标的A5 Cortex-A9核心，为了保证10小时的续航时间，台积电已经拿出最好的电力控制方案了。而我们拿到的iPad2的核心处理器主频被锁定在了 900MHz，可见在性能和功耗方面想两全还是太困难了。

上一页  [1] [2] [3] [4] [5] [6] [7] [8] 下一页